(54) ACTIVE DEVICE

(43) 29.6.1990 (19) JP (11) 2-170134 (A)


(21) Appl. No. 63-324911 (22) 23.12.1988

(71) SEIKO EPSON CORP (72) TAKASHI SATO

(51) Int. Cl⁵. G02F1/136,G09F9/30,H01L49/02

PURPOSE: To obtain a sharp, high-contrast image by providing a 2nd electrode on a 1st electrode across a ferroelectric layer and forming a nonrectangular area where the 1st and 2nd electrodes overlap with each other.

CONSTITUTION: The 1st electrode 13 made of ITO is provided on an insulation substrate 12, the ferroelectric layer 14 is provided thereupon, and the 2nd electrode 15 made of Al is provided further thereupon. An α area is the active layer of the active device, the (x)-directional and (y)-directional lengths (x) and (y) are not equal to each other, and the area is not rectangular. On this substrate D, a substrate E obtained by making an electrode 17 of ITO on an insulation substrate 16 is arranged and liquid crystal F is charged between the substrates D and E to form a liquid crystal panel. Consequently, the (x) and (y) of the substrate 12 becomes uniform and uniform display characteristics are easily formed.




m: a area

- (54) THIN-FILM FIELD EFFECT TYPE TRANSISTOR ELEMENT ARRAY
- (11) 2-170135 (A)
- (43) 29.6.1990 (19) JP
- (21) Appl. No. 63-326841 (22) 23.12.1988
- (71) NEC CORP (72) HIROAKI MORIYAMA
- (51) Int. Cls. G02F1/136.G09F9/30.H01L29/784

PURPOSE: To reduce film forming processes by forming gate bus lines of metallic films and forming picture element electrodes, drain and source electrodes of FETs, and the connecting wiring parts of drain bus lines formed in an island shape of transparent conductive films.

CONSTITUTION: The film of chromium is formed on a glass substrate 1 and is patterned to form the chromium gate electrodes 2a, the chromium drain buss lines 3a, and the chromium drain bus lines 5a. An SiNx film 7, an a-Si:H film 8, an n*-a-Si:H film 9 are then laminated by a CVD method, these films are patterned to form the islands of the films 7 to 9 on the electrodes 2a and the bus lines 3a. More specifically, mask patterns (MP) are formed of a photoresist (PR) and the films 7 to 9 of the parts not coated with the PR are removed by dry etching; further, the PR is peeled. The film of ITO is the formed and is patterned by using the MP to form the transparent picture element electrodes 6b, the drain electrodes 4, the source electrodes 14, and the drain bus lines 5b connecting the drain bus lines made in the island shape.



(54) THIN-FILM TWO-TERMINAL ELEMENT TYPE ACTIVE MATRIX LIQUID

CRYSTAL DISPLAY DEVICE (43) 29.6.1990 (19) JP


(11) 2-170136 (A)

(21) Appl. No. 63-326824 (22) 23.12.1988

(71) NEC CORP (72) YOSHIHIKO HIRAI(1) (51) Int. Cl5. G02F1/136,G09F9/30//H01L49/02

PURPOSE: To improve the asymmetry of a voltage-current characteristic and to improve image quality and capacity by providing an amorphous Si layer doped with boron between the metal having a metal-insulator-metal structure

and an insulator. CONSTITUTION: A lower glass substrate 1 is coated with a protective layer 2 consisting of SiO2, etc. Cr is formed as a metal electrode thereon and is patterned to an island shape to form lead electrodes 3. After an a-Si layer 4 doped with the boron is formed by a glow discharge cracking method, an Si nitride layer 5 and an a-Si layer 6 are successively formed by the glow discharge cracking method. An upper electrode 7 consisting of Cr and a lower transparent electrode 12 consisting of ITO are formed thereon. An upper transparent electrode 10 is formed on an upper glass substrate 8 and if necessary, a glass protective film 9 is formed. The substrates 1 and 8 are subjected to an orientation treatment and are then stuck to each other via spacers. An 7N liquid crystal 11 is injected into the cell after sealing.



69 日本国特許庁(JP)

OD 特許出願公開

⑩ 公開特許公報(A)

平2-170135

®Int.Cl. 6 G 02 F 1/136 G 09 F 8/30 H 01 L 29/784 機別配号 500 338 庁内整理番号 7370-2H 6422-5C ❸公開 平成2年(1990)6月29日

8624-5F H 01 L 29/78 3 1 1 A 審査請求 未請求 請求項の数 1 (全8頁)

②特 顧 昭63-326841

②出 顧 昭63(1988)12月23日

29発 明 者 森 山 浩 明 東京都港区芝 5 丁目33番 1号 日本電気株式会社内

70代理人 弁理士内原 智

明 総 書

1. 発明の名称

韓展電料効果型トランジスタ菓子アレイ

2. 特許請求の範囲

特計構がV期間 通光性急感基製上にゲートパスラインとドレイ ンとがマトリックス状に形成され、前配ゲートパ スラインと妨配ドレインパスラインとの合交無部 付近に解棄電界効果型トランジスタが形成され、 各々の前記複数電界効果型トランジスタには画業 電低が縁使された解析電界効果型トランジスタ来 子丁レイにかいて、

ゲート電極、前記ゲートパスライン、前紀ドレ インパスラインは間一の金銭膜で形成され、

前記金属膜により形成された前配ドレインパス ラインは前配ゲートパスラインとの各交差部付近 で分離されて高吹化され、

透明導電膜により、前記面楽電極、前記薄膜電 界効果型トランジスタのドレイン、ソース電極、 及び前記島状化された名ドレインパスラインの後 終配級部が形成されているととを特徴とする海袋 電界効果型トランジスタ業子アレイ。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、特化アクティブマトリックス型板品 ディスプレイに用いる障礙電界効果型トランジス タ来子アレイに関するものである。

(従来の技術)

 滋及びプロセスの簡単化かある。 海豚電界効果型 トランジスタのゲート電板をソースドレイン電板 よりもガラス高板側に形成する並スタガードカズ にかいては、従来の技術としては、3枚のマスタ を用いた販売方法がある(例えば、特頭 昭 6 2 一 2 8 6 2 7 1)。

第3回(Q)ないし(Q)は突来の方法を基本化した際 順電界効果型トランジスを表子アレイを形成する 工程図であり、(は・(d)、(q)は上部から見た平面 図であり、(は・(d)、(q)、(q)は一れぞれを平面 のしたが、(d)、(f)、(g)は一れぞれを手面。 第3回にかいて、1は過光性色を無限であるガラ ス素度であり、2 = 及び6 = は十れぞれクロー (Cr) ゲート電板及びターム面景電電である。ま た20及び6 bは透明導電調から構成される透明 ゲート電板及び透明画業電板である。また7は登 化シリコン(3-Ns;1)、8 は水素化アルクファン リコン(a-Si;1)、9 は頻をドーブしたの型水来 化プモルファスとリコン(n*-a-Si;1) である。 さらに4はドレイン電板、5 = はクロムドレイン

クロムドレインパスライン 5 a 付近の機権膜を残 して、それ以外の部分のSiNx7、a-Si:H8、 n⁺-a-Si:H9 を除去する(第3図(d)、(d))。 そして、さらに据2の金属としてクロムを成膜し **た徒、蕉3のマスクを用いてフォトリングラフィ** 依により、第2のクロムのエッチングを行ない、 クロムドレインパスライン5a、ドレイン電極も、 ソース電艦14を施成し、さらにエッテングを進 めて透明画業電振 6 b 上の第1のクロムからなる クロム画業電極62を除去する。 このとき間時に、 海豚トランジスタ10及びクロムドレインバスラ イン5aとの交差部以外の、透明ゲート電価6b 上の終1のクロムからなるクロムゲート電極も除 去される。そして、同一のレジストパターンを使 用して n⁺-a-Si:H 9 をエッチングするととに より、ドレイン電極4とソース電極14間のロ殻 アモルファスシリコンを飲去し、釋談報界効果型 トラングスタ10のチャネル部を形成する(第3 図(e)、(f))。との場合には、ゲートパスライン 3 は釋譲トランジスタ10及びドレインパスライン NC29-12 であり、同一の工機で形成され一体化されている。 であり、同一の工機で形成され一体化されている。 保険電界効果型トランジスタ10(前3級(位)の ケャネル部をはさんセドレイン電優4の反対側に 配置されたソース電低14はタロム面裏電低6 a を介して透明接着電影もに接続されている。

ゲート電極及びドレイン電優としてクロム、ゲート能吸頭としてSINx、半導体線としてのホーニーのSI: IH、 の数半導体線としての東なドープしたのサース・ Wind は Wind に Wind に

_ 4 -

通常、並スタガード型得級トランジスタアレイ を作製するためには5~7枚のマスタパターンが 必要とされるが、前述の方法によれば、マスタ数 3枚で張い電界効果型トランジスタアレイを形成 できる。 (乳明が無決しようとする課題)

さて、ディスプレイの股景 サイズの大酸化化と もない配線 長が増大し、高精細化化ともない配験 個は緩少する。したかって、配線低抗が増加する ので、ゲートパスライン及びドレイソパスライン に削加された電圧は、配線容素との作用で伝搬選 延を生する。との伝散遅延によって、各階級ドラ サッツスメへの電圧の印加がポーナラとならので、鉄 角質の低下をも示えるが、ゲードパスライン の場合、ディスプレイ化かいて模方向に配置された。 るので配線长が美く、配線系が レインパスラインとの交感部における容量や薄膜 トランジスタのナャネル容量など、配報容量が大 きいので、伝搬遅延の影響がドレインパスライン よりも大きい。そして、填3図(すの平面図からわ かるように、ゲートパスラインの一部は金属と比 較して比抵抗が数十倍から数百倍高い透明導電膜 から形成されているので、配線抵抗は高く、影響 はさらに大きい。また、第3回(1)の背膜電界効果 型トランジスタ10付近には a-Si:H8 層が存 在するために薄膜電界効果型トランジスタ10の チャネル長及びチャネル艦の規定が困難であった。 本発明は、マスクバターンを 3 枚より増加させ ることなく、ゲートパスラインを金属から形成し、 さらに成蹊プロセスを減少させることが可能な存 **築電果効果型トランジスタ素子アレイを提供する** ととを目的としている。

(課題を解決するための手段)

本発明は、強先性絶縁高板上にゲートパスライ ンとドレインパスラインとがマトリックス状に形成され、前紀ゲートパスラインと前紀ドレインパ

第2の金属の計6回の成果が必要であったが、本 発明の構造によれば、第2の金属の成験は必要を いので、プロセスが簡略化できる。

(事施例)

第1図(a)ないし(a)は、本発明による構造を持つ **神膜電界効果型トランジスタ集子アレイの製造方** 法の一実施例を示す工程図であり、(a)、(c)、(c)は 上部から見た平面図であり、(け、(4)、(1)、(まはそ れぞれ各平面図のA-A'、B-B'、C-C'、D-D' の断面図でもる。第1週において、1は透光性絶 縁基板であるガラス基板であり、2g及び3gは 金属としてクロムを使用したクロムゲート電極及 びクロムゲートパスラインである。そして5aは 同じくクロムから形成したクロムドレインパスラ インで島状化形成されている。また7は鹽化シリ コン (SiNx)、8は水素化アモルファスシリコン (a-Si:H)、 9は撰をドープしたn並水業化ア モルファスシリコン (n⁺-a-Si:H)である。そ して、5b、6bはそれぞれITOかち形成され た、透明ドレインパスライン、透明画業電優であ

- 9 -

スクインとの各交差部付近に帰継電評効果限トラ ンジスタが地底され、各々の自治機数電界効果距 トランジスタには拡索電極が接続された構築電影 製業型・フンジスタ素子アレイにかいて、ゲート 電像、前記ゲートパスタイン、前記ドレインパス フインは同一の金両銀で形成され、成む金属 経区 上り形成された前記ドレインパスタインは高い たいスタインとの各交差部付近で分解されて品 状化され、透明導電銀により、顔配医素電極、前 起降器電界効果型トランジスタのドレイン、ソー ス電極、及び前記画状化された各ドレイイン、ソー スついの装成影響が形成されていることを希像と している。

(作用)

本発明の薄膜電界効果型トランジスタ菓子アレイによれば、配糖抵抗の影響が大きいゲートペス ラインの全部分を金属から構設できる。また、トランジスタのテャネル長及びテャネル値の規定が 概実である。さらに、従来は、透明導電限、第1 の金属、ゲート能離膜、半導体膜、n型半導体膜、

る。さらに、4及び14はそれぞれ、ドレイン電 低、ソース電極である。

第1回を用いて本発明の構造を持つ薄膜電界効 **米型トランジスタ案子アレイの製造方法を説明す** る。ます、ガラス基板1上にスパッタ法により 1000Åのクロムを成験し、類1のマスクパター ンを用いてフォトリングラフィ法により、クロム グート電極2a、クロムドレインパスライン 3a、 クロムドレインパスライン 5 a を形成する(無 1 図(a)、(b))。具体的には、第1のマスタバターン をフォトレジストで形成し、ウエットエッチング 法化よりフォトレジストに嵌われていない部分の クロムを絵去する。とのクロムのエッチングは、 CC 14 を用いたドライエッチング法でもよい。 そして、エッチング後、フォトレジストを剝離す ることにより第1のマスクバターンを用いたフォ トリソグラフィが終了する。マスクパターンの特 徹としては、ドレインパスラインがゲートパスラ インとの交差部付近において、分離されて島状化 されているととである。 次に、プラズマCVD

(Chemical Vapor Deposition) 佐亿 L b . SiNx 7. a-Si :H 8. n+-a-Si :H 9 を順次成膜、横層する。なお、SiNx7、a-Si :H 顧 8、 n +- a - S i :H 9の課題はそれぞれ、 3000Å、2000Å、500Åである。その後、 第2のマスクパダーンを用いてフォトリングラフ ィ法により、クロムゲート電腦2t及びクロムゲ ートパスライン3a上にSiNェ7、s-Si:H 8、 n+-a-Si;H 9の鳥を形成する(第1國(c)、(d)。 具体的には、フォトレジストで第2のマスタパタ ーンの形状を形成する。そして、CF4ガスを用い たドライエッチング法によりレジストに扱われて いない部分のSiNx7、a-Si:H 8、n+-a-Si :H 9を除去し、さらにフォトレジストを剝離す る。その次に、スパッタ法によりITOを 500Å 成装した後に祭3のマスクパターンを用いてフォ トリングラフィ法により透明画楽電板6b、ドレ イン電板4、ソース電板14及び島状化されたド レインバスラインをそれぞれ接続するための透明 ドレインパスライン8bを形成する。具体的には、 -11-

アレイの献方向に配置されるのでゲートバスタイ メ 1 り美さが短いこと、掲載電券効果版トランダ ス 2 の容量についてはドレイン電子の容量による ればよいことから、配舗抵抗、配配管量による の伝報運転は低い(参考、昭和62年電子情報 通信学会秋期大会半導体・材料部門予機集185 ベーリ)。したがって、信号電圧の書も込み不足 による表示品質の低下をもたらすことのない、よ り大きなディスアレイが実現できる。

また、従来は、透明導電膜、第1の金属、ゲート能機膜、半導体膜、加速中導体膜、第2の金属 の計6回の成膜が必要であったが、本発明の構造 を持つ溶膜電界般果型Iトアンクスタアレイの作数 には、クロム膜、50円、第一51:IL 減、ITO酸と5回しか成膜を行なわな いので、製造プロセスの短縮が可能となる。

本実施例においては、透明導電廠としてITO を用いたが、In+O1 や SnO3も使用できる。ま た、グート動脈膜として、SiNxのかわりに SiO1を用いてもよい。さらに、グートパスタイ

-13-

フォトレジストで解3のマスタバターンの形状を 地球し、ウエットエッテング核によりレジストの ない部分の1TOを検去する。そして、同一のレ ジストパターンを使用してn+-a-S1:H9をエ テナンタすることにより、ドレイン電極4とソー 工電低14間のn+-a-S1:Hを除去し、海鉱電 昇効果型トランジスタ10のティネル部を形成 る(第1回(k)(5)(6)。最後にフォトレジスト を除去することにより、滞載電界効果扱トランジ スタ菓子アレイが完成する。

以上の製造方法に述べたように、本英統例による職員電評効果型トランジスタアレイは、数1回 (の円面図及び個の所面図に示すように、グート ルスライン3は全部分をクロュから形板できる。 クロムの球域はITOの1/20個度であるので、 従来の一形ITOから構成されていたダートペス ラインと上岐して、1桁個な低い配線低低のダー トペスタインが実現できた。なか、本実施例の場 合にはドレインパスタインが一形ITOから構成 されるが、ドレインパスタインにかいてはディス

ンのクロムのかわりに、タンタル、アルミニウム、 モリブデン等の値の金属を用いることも可能であ ス

本発明による他の得証電界効果型トランジスタ 家子 アレイの平面図を第2回に戻す。 この場合に は、ITOをクロムゲートパスライン3 m 上にも 配慮することにより、ゲートパスラインの2重配 翻を行ない、一般を砂止している。 また、ドレイ パスラインにおいても、ITOから形成された 週明ドレインパスライン8 b 延長してドレイン電 様々に表検し、さらに護の週明パスラインとも繰 扱けることにより、ドレインパスラインの低低 化と、2重配線による影響防止無が地している。 にの地は前述の実施例と同じである。 (発明の効果)

以上述べてきたように、本発明の専展電外効果 振トランウスタアレイによれば、ゲートパスタイ ンの低低的化が可能となり、信号パルスの伝盤系 極を原因とした信号電圧の参き込み不足による表 示品質の低下をもたらすことのない、より大きな

特開平 2-170135(5)

ディスプレイが実現できる。 さらに、本発明の薄 膜電界効米型トランジスタの製造に額しては、従 ※と比較して成襲工程が1回減少し、ディスプレ イの製造コスト、参留まりの点から有利であるの て、実用上有効である。

4. 図面の簡単な説明

第1回(a)をいし(g)は、本発明による薄膜電界効 果型トランジスタ菓子アレイの一実施例の製造工 程を説明する平面図及び断面図、第2図は他の実 施例の平面図、餌3図(a)ないし(g)は、従来の奪譲 電界効果挺トランジスタ素子アレイの製造工程を 説明する平面図及び断面図である。

似において

1 ……ガラス黏板、2 a ……クロムゲート電板、 2b……透明ゲート電極、3a……クロムゲート パスライン、 4 ……ドレイン電極、 5 a ……クロ ムドレインバスライン、5b……透明ドレインパ スライン、6a……クロム脳楽電板、6b……透 明函素電板、7 ······SiNx、8 ······a-Si:H、 -15g.....p+a-Si:H、10....-群獎電界効果設ト ランジスタ、14……ソース電板。

代理人 弁理士

-16-

æ

